Samsung представила первые в мире 3D логические транзисторы
На международном технологическом симпозиуме VLSI 2026 команда разработчиков логических технологий научно-исследовательского центра Samsung Semiconductor презентовала фундаментальный прорыв, официально переводящий производство логических микросхем в третье измерение. Южнокорейский гигант впервые в истории полупроводниковой индустрии продемонстрировал действующую архитектуру трехмерного многослойного полевого транзистора (3D Stacked FET) с рекордно малым шагом затвора – всего 42 нм.
Разработка произвела фурор среди мирового научного сообщества: работа логического крыла Samsung выделилась среди более 1000 заявок, получив наивысший балл рецензирования (8,29 из 10) и официальную награду за лучший технологический доклад симпозиума.
Как отмечают инженеры Samsung, классическая двумерная (планарная) компоновка логических чипов полностью уперлась в свои физические лимиты. Во всех процессорах транзисторы n-типа и p-типа вынуждены располагаться рядом, на одной горизонтальной плоскости кристалла. При попытке сблизить их еще сильнее изоляционный слой между ними утончается настолько, что возникают критические токи утечки и чип мгновенно выходит из строя.
Руководитель команды разработчиков логических технологий Samsung Янгчай Юнг сравнил этот процесс с городским планированием:
«Если микросхемы памяти (V-NAND и HBM) похожи на массовый фастфуд, уже давно успешно перешедший на вертикальное стекирование, то логические микросхемы — это как изысканный праздник. Клиентам ШИ-сектора требуются высокоиндивидуализированные решения. Вертикальная интеграция устраняет горизонтальное узкое место в изоляции. Вместо того чтобы размещать два устройства рядом, мы складываем их друг на друга. Это похоже на замену плотной одноэтажной застройки многоэтажным небоскребом».
Новая архитектура 3D Stacked FET является не заменой текущей передовой технологии GAA (Gate-All-Around), а ее логической трехмерной эволюцией вверх. Благодаря размещению двух транзисторов в пространстве, где раньше мог поместиться только один, плотность размещения элементов в пределах той же площади кремния теоретически удваивается (рост на 100%). Для сравнения: стандартное изменение техпроцессов на плоскости обычно приносит всего около 15% прироста производительности за итерацию узла.
Подобная вертикальная укладка логики долгое время считалась невозможной из-за колоссальных трудностей с выращиванием кристаллов и внутренней коммутацией. Чтобы создать действующий образец с шагом затвора 42 нм (предыдущий рекорд индустрии держался на отметке 48 нм), инженеры Samsung Semiconductor реализовали три уникальных технологических решения:
Трехклиентная нанослойная укладка 3/3: Компания стала пионером в использовании трехслойной наноструктурной укладки каналов как в верхнем (n-тип), так и в нижнем (p-тип) транзисторных уровнях.
Вертикальное I-образное соединение RBC (RX-определенный контакт): Вместо классического C-образного объемного контакта, горизонтально огибающего структуру и занимавшего много места, Samsung разработала прямой вертикальный разрез типа “I”. Это заставило инженеров увеличить глубину пищеварения вниз втрое, работая в экстремально узких промежутках между транзисторными уровнями без образования пустот.
Средний диэлектрический изоляционный слой (MDI): С помощью передовых методов эпитаксиального выращивания кристаллов кремния была создана уникальная изоляционная прослойка MDI, полностью ликвидировавшая взаимные наводки и истоки тока между верхним и нижним этажами транзистора.
Как объясняют эксперты команды разработчиков ВукХьон Квон и Донхун Хван, на кремниевых пластинах (проанализированных с помощью просвечивающей электронной микроскопии — TEM) успешно подтверждена работоспособность и однородность отдельных транзисторных структур. Следующий этап – переход от «строительных блоков» к проверке функциональных логических схем.
В ближайшее время Samsung планирует собрать на базе 3D Stacked FET первые тестовые блоки кольцевого генератора (для проверки целостности прохождения сигнала по этажам) и высокоскоростной модули памяти SRAM (временное хранилище данных процессора). После успешного подтверждения логических операций на уровне схем, технология будет полностью готова к запуску в коммерческое серийное производство микросхем нового поколения.
Для HiTech Expert мы делаем фундаментальный вывод: демонстрация рабочей архитектуры 3D Stacked FET с шагом 42 нм на VLSI 2026 – это железобетонная заявка Samsung на технологическое лидерство в b2b-сегменте высокопроизводительных вычислений (HPC) и ШИ-процессоров до конца текущего десятилетия. Пока TSMC пытается вытеснить последние соки из плоской 2-нанометровой и 1,4-нанометровой литографии, Samsung успешно сломала горизонтальные барьеры, развернув кремний по вертикали.
С инженерной точки зрения, удвоение плотности транзисторов без увеличения площади кристалла – это единственный реальный способ удовлетворить аппетиты клиентов уровня OpenAI. Как мы анализировали вчера, OpenAI сжигает $34 миллиарда в год, и львиная доля этих денег уходит на оплату гигаваттов электроэнергии для дата-центров Вертикальные 3D-транзисторы от Samsung позволят удвоить энергоэффективность чипов, что мгновенно снизит операционные расходы на облачные вычисления в разы.
Позади этого триумфа стоит колоссальная драма и инженерный подвиг. Чтобы успеть сдать рабочие образцы в дедлайн, корейская команда осенью 2025 года полностью отказалась от 10-дневного национального отпуска на праздник Чусок, работая в лабораториях круглосуточно. Опыт, накопленный Samsung при вертикальном масштабировании памяти V-NAND и HBM, сработал как единственный фундамент. Теперь, когда "кирпичи" будущего железа готовы, мировая полупроводниковая индустрия официально вступает в 3D-эру. Украина, которая сейчас силами сообщества AI HOUSE и Минцифры проводит ШИ-аудит своего IT-сектора, должна четко отдавать себе отчет: архитектура будущего софта и нейросетей уже в ближайшие годы будет опираться на совсем другие, трехмерные аппаратные скорости.
- Последние
- Популярные
Новости по дням
18 июня 2026
